文件列表:

Teste (0, 2019-05-18)
Teste\Banco_reg.vhd (11253, 2019-05-18)
Teste\Banco_reg.vhd.bak (11253, 2019-05-18)
Teste\CPU.sv (7253, 2019-05-18)
Teste\CPU.sv.bak (7298, 2019-05-18)
Teste\CPU.vwf (1604120, 2019-05-18)
Teste\ControlUnit.sv (51535, 2019-05-18)
Teste\ControlUnit.sv.bak (51535, 2019-05-18)
Teste\Instr_Reg.vhd (3148, 2019-05-18)
Teste\LoadBox.sv (320, 2019-05-18)
Teste\LoadBox.sv.bak (317, 2019-05-18)
Teste\Memoria.vhd (6428, 2019-05-18)
Teste\Multi.sv (1204, 2019-05-18)
Teste\Multi.sv.bak (1219, 2019-05-18)
Teste\MuxALUSrcA.sv (346, 2019-05-18)
Teste\MuxALUSrcA.sv.bak (315, 2019-05-18)
Teste\MuxALUSrcB.sv (468, 2019-05-18)
Teste\MuxALUSrcB.sv.bak (437, 2019-05-18)
Teste\MuxDST.sv (332, 2019-05-18)
Teste\MuxDST.sv.bak (331, 2019-05-18)
Teste\MuxHI.sv (260, 2019-05-18)
Teste\MuxHIControl.sv (268, 2019-05-18)
Teste\MuxIord.sv (376, 2019-05-18)
Teste\MuxIord.sv.bak (388, 2019-05-18)
Teste\MuxLO.sv (260, 2019-05-18)
Teste\MuxLOControl.sv (268, 2019-05-18)
Teste\MuxLOControl.sv.bak (268, 2019-05-18)
Teste\MuxMem.sv (237, 2019-05-18)
Teste\MuxMem.sv.bak (247, 2019-05-18)
Teste\MuxMemToReg.sv (517, 2019-05-18)
Teste\MuxMemToReg.sv.bak (502, 2019-05-18)
Teste\MuxPCSource.sv (392, 2019-05-18)
Teste\MuxPCSource.sv.bak (406, 2019-05-18)
Teste\MuxRegDst.sv (324, 2019-05-18)
Teste\MuxRegDst.sv.bak (352, 2019-05-18)
Teste\MuxShiftAmt.sv (261, 2019-05-18)
Teste\MuxShiftAmt.sv.bak (262, 2019-05-18)
Teste\MuxShiftSrc.sv (262, 2019-05-18)
... ...

# IHW Programming a MIPS CPU in verilog. TIPO R // SEM DIV E 3 INSTRUCOES FUNCIONAM SO NA TEORIA - add - and - sub - break - rte - jr - sll - sllv - sra - srav - srl - slt - mfhi (teoricamente) - mflo (teoricamente) - mult (nao funfa) TIPO I // TUDOO IHUU - addi - addiu - beq - bne - bgt - ble - lb - lh - lw - lui - sw - sh - sb - slti TIPO J // TUDOO IHUU - j - jal - inc - dec

近期下载者：

相关文件：

评论：[我要评论] [举报此文件]

收藏者：