FIR
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：51KB
下载次数：0
上传日期：2019-05-19 22:37:59
上 传 者：
西电小勇
说明： ：设计一个1MHz的FIR低通滤波器。
① 时钟信号频率16MHz;
② 输入信号位宽8bits，符号速率16MHz；
(A 1MHz FIR low pass filter is designed.
(1) The clock signal frequency is 16MHz;
(2) The input signal has a bit width of 8 bits and a symbol rate of 16 MHz;)
文件列表:
FIR\FIR.cr.mti (513, 2019-04-11)
FIR\FIR.mpf (98251, 2019-04-11)
FIR\FIR.v (3329, 2019-04-11)
FIR\FIR.v.bak (3329, 2019-04-11)
FIR\FIR_tb.v (344, 2019-04-11)
FIR\FIR_tb.v.bak (344, 2019-04-11)
FIR\vsim.wlf (57344, 2019-04-11)
FIR\work\_info (1232, 2019-04-11)
FIR\work\_lib.qdb (49152, 2019-04-11)
FIR\work\_lib1_1.qdb (32768, 2019-04-11)
FIR\work\_lib1_1.qpg (81920, 2019-04-11)
FIR\work\_lib1_1.qtl (129450, 2019-04-11)
FIR\work\_vmake (29, 2019-04-11)
FIR\work (0, 2019-04-11)
FIR (0, 2019-04-11)
近期下载者：
相关文件：
收藏者：