formal_verification
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：4783KB
下载次数：8
上传日期：2019-07-17 22:59:19
上 传 者：
tanbour
说明： 现在最流行的RTL设计方法之一，本书为全球流行的设计入门书籍
(One of the most popular RTL design methods nowadays, this book is an introductory book for popular design all over the world.)
文件列表:
Formal Verification An Essential Toolkit for Modern VLSI Design.pdf (11532175, 2019-05-06)
近期下载者：
相关文件：
收藏者：