witch-with-Verification-Environment-SystemVerilog
所属分类：VHDL/FPGA/Verilog
开发工具：SystemVerilog
文件大小：11KB
下载次数：0
上传日期：2019-08-13 02:16:20
上 传 者：
sh-1993
说明： 以太网交换机，具有2个输入和2个输出端口以及带溢出停滞信号的可变长度FIFO。测试台环境...
(Ethernet Switch with 2 input and 2 output port and a variable length FIFO with overflow stall signals. Test bench Environment using random constrains)
文件列表:
env (0, 2019-08-13)
env\Ethernet_interface.sv (1536, 2019-08-13)
env\Ethernet_monitor.sv (5655, 2019-08-13)
env\Ethernet_packet.sv (2991, 2019-08-13)
env\Ethernet_packet_checker.sv (2382, 2019-08-13)
env\Ethernet_packet_driver.sv (4968, 2019-08-13)
env\Ethernet_packet_generator.sv (939, 2019-08-13)
env\Ethernet_packet_package.sv (388, 2019-08-13)
env\Ethernet_tb_env_package.sv (2302, 2019-08-13)
env\Ethernet_top_tb.sv (2106, 2019-08-13)
rtl (0, 2019-08-13)
rtl\Ethernet.sv (3748, 2019-08-13)
rtl\eth_rcv_fsm.sv (1731, 2019-08-13)
rtl\fifo.sv (1072, 2019-08-13)
近期下载者：
相关文件：
收藏者：