Verilog HDL 代码
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：1KB
下载次数：1
上传日期：2020-03-13 20:37:26
上 传 者：
no name
说明： 可以实现日常生活中的交通灯系统，实现简单的红，黄，绿转换正常计时功能
(It can realize the traffic light system in daily life, and realize the simple red, yellow and green conversion of normal timing function)
文件列表:
数码管动态显示.txt (1347, 2018-04-26)
数字钟.txt (2532, 2018-05-17)
近期下载者：
相关文件：
收藏者：