14_FIR滤波器设计
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：25KB
下载次数：1
上传日期：2020-04-09 23:12:13
上 传 者：
蓝灵
说明： 基于FPGA平台的FIR滤波器实现，结合明德杨实验板及设计思路进行验证
(Implementation of FIR filter based on FPGA platform)
文件列表:
14_FIR滤波器设计 (0, 2018-11-08)
14_FIR滤波器设计\fir_prj (0, 2018-11-08)
14_FIR滤波器设计\fir_prj\core_parament (0, 2018-11-08)
14_FIR滤波器设计\fir_prj\core_parament\my_fir_coe.txt (1122, 2018-10-17)
14_FIR滤波器设计\fir_prj\fir_prj.qpf (1355, 2018-10-17)
14_FIR滤波器设计\fir_prj\fir_prj.qsf (5305, 2018-10-17)
14_FIR滤波器设计\fir_prj\fir_prj.v (7269, 2018-10-17)
14_FIR滤波器设计\fir_prj\my_fir (0, 2018-11-08)
14_FIR滤波器设计\fir_prj\my_fir\altera_avalon_sc_fifo.v (34467, 2018-10-17)
14_FIR滤波器设计\fir_prj\my_fir.qip (14372, 2018-10-17)
14_FIR滤波器设计\fir_prj\my_fir.v (7254, 2018-10-17)
14_FIR滤波器设计\fir_prj\my_fir_sim (0, 2018-11-08)
14_FIR滤波器设计\fir_prj\my_fir_sim\altera_avalon_sc_fifo.v (34467, 2018-10-17)
近期下载者：
相关文件：
收藏者：