加法器
所属分类：VHDL/FPGA/Verilog
开发工具：Asm
文件大小：25KB
下载次数：0
上传日期：2020-04-12 09:20:41
上 传 者：
小哥哥666666
说明： 基于51单片机的加法器，实现三个四位二进制数相加，使用汇编语言和proteus仿真软件。
(Based on the adder of 51 single chip microcomputer, three four bit binary numbers are added, using assembly language and Proteus simulation software.)
文件列表:
作业1（两人一组，第二周的第1次课之前，以班级为单位提交电子版作业）.docx (13868, 2019-09-13)
ADD.hex (83, 2019-09-15)
ADD.pdsprj (14846, 2019-09-15)
ADD.a51 (125, 2019-09-14)
近期下载者：
相关文件：
收藏者：