CNN
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：1763KB
下载次数：11
上传日期：2020-06-17 11:31:58
上 传 者：
gothic22
说明： THU微纳电子系ic设计课程大作业，使用verilog实现CNN加速器，含一层卷积和池化，仿真通过。
(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
文件列表:
CNN (0, 2019-12-17)
CNN\Addr_cal.v (847, 2019-11-29)
CNN\cnn_post.v (43957, 2019-12-03)
CNN\cnn设计报告.docx (1983259, 2019-12-11)
CNN\convolution.v (321, 2019-12-11)
CNN\ctrl.v (1466, 2019-11-29)
CNN\Data_reg.v (151, 2019-11-29)
CNN\image.txt (638, 2019-11-29)
CNN\mem.v (394, 2019-11-29)
CNN\mux1.v (306, 2019-11-29)
CNN\pixel_cnt.v (1283, 2019-11-28)
CNN\pool.v (409, 2019-11-29)
CNN\simple_conv_pool.v (1180, 2019-11-29)
CNN\simple_conv_pool_P.v (47297, 2019-12-03)
CNN\tb.v (462, 2019-12-11)
CNN\tb_p.v (521, 2019-12-03)
近期下载者：
相关文件：
收藏者：