数字时钟11
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：526KB
下载次数：3
上传日期：2020-06-29 14:56:00
上 传 者：
陈二狗111
说明： 通过multisim实现数字时钟的硬件设计，并实现仿真结果，从而实现时钟的功能
(Realize the hardware design of digital clock through multisim, and realize the simulation result, thus realize the function of clock)
文件列表:
数字时钟11.ms14 (706939, 2020-06-15)
近期下载者：
相关文件：
收藏者：