delay_line_lut
所属分类：其他
开发工具：Vivado
文件大小：2KB
下载次数：2
上传日期：2020-12-25 15:14:46
上 传 者：
王庞
说明： 通过FPGA中的延迟单元，即CARRY4来完成对时间的测量，有很好的测量精度。
(Implementation time measurement.)
文件列表:
tdc_delay_line.vhd (5737, 2020-12-08)
delay_line_lut.v (1326, 2020-09-19)
近期下载者：
相关文件：
收藏者：