mymod
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：18KB
下载次数：0
上传日期：2021-01-01 15:28:59
上 传 者：
HJGJKB
说明： 使用VHDL语言进行分频器的实现，本人已验证程序的正确性
(Using VHDL language to realize the frequency divider, I have verified the correctness of the program)
文件列表:
adder.pin (3520, 2019-11-15)
adder.pof (1964, 2019-11-15)
adder.rpt (25595, 2019-11-15)
adder.scf (2267, 2019-11-15)
adder.snf (21580, 2019-11-15)
adder.vhd (528, 2019-11-15)
clk_div.acf (14721, 2019-10-21)
clk_div.hif (1520, 2019-10-21)
clk_div.vhd (2, 2019-10-21)
clk_div8(1).cnf (8200, 2019-10-21)
clk_div8(2).cnf (5699, 2019-10-21)
近期下载者：
相关文件：
收藏者：