KEY_FILTER
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：2KB
下载次数：0
上传日期：2021-01-25 09:55:18
上 传 者：
寄世沉浮
说明： 使用Verilog，实现案件消抖。。。。。。。。。。。
(Using Verilog to eliminate the chattering of cases)
文件列表:
rtl (0, 2021-01-21)
rtl\KEY_FILETER.v (1568, 2021-01-21)
rtl\KEY_FILETER.v.bak (0, 2021-01-19)
rtl\TRI_edge.v (373, 2021-01-21)
rtl\couter_20ms.v (566, 2021-01-21)
rtl\couter_20ms.v.bak (564, 2021-01-21)
testbench (0, 2021-01-21)
testbench\KEY_FILETER_tb.v (519, 2021-01-21)
testbench\KEY_FILETER_tb.v.bak (0, 2021-01-21)
近期下载者：
相关文件：
收藏者：