arithmetic-logic-unit
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：211KB
下载次数：2
上传日期：2011-08-08 15:12:29
上 传 者：
yangfeng4550038
说明： 该文档很好的讲述了运算逻辑单元和他们的verilog模型的设计
(The document describes a good arithmetic logic unit and their model design verilog)
文件列表:
基本运算逻辑和它们的Verilog HDL模型.pdf (245550, 2011-08-03)
近期下载者：
相关文件：
收藏者：