add4
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：9
上传日期：2011-08-09 14:38:00
上 传 者：
panghuiboy
说明： 加法器的verilog代码，描述一个四位的加法器，可移植性很强，适合很多场合。
(The adder verilog code, describe a four of the adder, portability is very strong, suitable for many occasions.
)
文件列表:
add4_2.v (134, 2003-11-25)
add4_3.v (192, 2003-12-04)
add4_1.v (305, 2003-12-04)
近期下载者：
相关文件：
收藏者：