Verilog
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：13704KB
下载次数：38
上传日期：2011-10-08 21:52:57
上 传 者：
机器人呢
说明： 比较详细的verilog课件和教程，包括清华的北大的 比较实用
(More detailed verilog courseware and tutorials, including Tsinghua University Beijing University of more practical)
文件列表:
Verilog\Verilog 教程\示例.ppt (159744, 2002-09-21)
Verilog\Verilog 教程\语法.ppt (669696, 2002-09-21)
Verilog\Verilog 教程\语法2.ppt (303616, 2002-09-21)
Verilog\Verilog 教程\语法入门.ppt (198144, 2002-09-21)
Verilog\Verilog 教程\语法进阶.ppt (324096, 2002-09-21)
Verilog\verilog.pdf (2102922, 2010-07-18)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-2-1\HelloVlog.v (1661, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-3-1\FullAdd.v (675, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-3-1\transcript (151, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-3-2\FullAdd.v (824, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-3-3\CRC10.v (1073, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\cnt.prd (264, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\cnt.prj (1196, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt1.edf (7186, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt1.fse (0, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt1.srm (3552, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt1.srr (1313, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt1.srs (1093, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt1.tlg (108, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt2.edf (6856, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt2.fse (0, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt2.srm (2417, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt2.srr (1184, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt2.srs (975, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt2.tlg (108, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt3.edf (6855, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt3.fse (0, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt3.srm (2417, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt3.srr (1184, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt3.srs (975, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\cnt3.tlg (108, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\syntmp\cnt1.plg (0, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\syntmp\cnt2.msg (0, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\syntmp\cnt2.plg (0, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\syntmp\cnt3.msg (231, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\rev_1\syntmp\cnt3.plg (0, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\source\cnt1.v (174, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\source\cnt2.v (191, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\source\cnt3.v (172, 2009-11-30)
Verilog\《设计与验证VerilogHDL》源码实例 和 Verilog规范\Example-4-1\source\syntmp.msg (0, 2009-11-30)
... ...
近期下载者：
相关文件：
收藏者：