TIMER 联合开发网

Pudn.com > 下载中心 > VHDL/FPGA/Verilog > TIMER

TIMER

所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：4
上传日期：2011-11-01 13:01:16
上传者：erushfox

说明： SOPC 系统集成编译的TIMER IP核 Verilog代码
(timer ip core in SOPC)

文件列表:

TIMER.v (6800, 2011-10-20)

近期下载者：

相关文件：

收藏者：