The-design-of-multiplier
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：32KB
下载次数：7
上传日期：2011-11-01 15:41:15
上 传 者：
杰哥zzj
说明： 国防科技大学的一篇高速乘法器算法的论文,应用于FPGA
(National Defense University in a high-speed multiplier algorithm paper, used in FPGA)
文件列表:
The design of multiplier.caj (75912, 2004-03-28)
近期下载者：
相关文件：
收藏者：