Genesys_HA_RTL
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：0KB
下载次数：0
上传日期：2019-04-27 18:00:51
上 传 者：
sh-1993
说明： Genesys的A部分和B部分的Verilog代码（EA的硬件加速器），
(Verilog code for Parts A and B for Genesys (Hardware Accelerator for EAs),)
文件列表:
src/ (0, 2019-04-27)
src/PE.v (797, 2019-04-27)
src/crossover_engine.v (1538, 2019-04-27)
src/crossover_selector.v (592, 2019-04-27)
src/lfsr.v (357, 2019-04-27)
src/mux.v (454, 2019-04-27)
src/perturb_engine.v (2061, 2019-04-27)
src/perturb_selector.v (576, 2019-04-27)
testbenches/ (0, 2019-04-27)
testbenches/PE_tb.v (3353, 2019-04-27)
testbenches/crossover_selector_tb.v (825, 2019-04-27)
testbenches/crossover_tb.v (1179, 2019-04-27)
testbenches/lfsr_tb.v (451, 2019-04-27)
testbenches/perturb_engine_tb.v (795, 2019-04-27)
vcs/ (0, 2019-04-27)
vcs/.restartSimSession.tcl.old (4593, 2019-04-27)
vcs/.synopsys_dve_rebuild.tcl (245, 2019-04-27)
vcs/Makefile (218, 2019-04-27)
vcs/filelist (269, 2019-04-27)
vcs/run.sh (41, 2019-04-27)
# Genesys_HA_RTL
近期下载者：
相关文件：
收藏者：