50DaysVerilogWithMe
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：0KB
下载次数：0
上传日期：2024-02-04 20:27:36
上 传 者：
sh-1993
说明： 欢迎来到#50DaysVerilogWithMeGitHub存储库，在那里我们开始了一次为期50天的Verilog编程全面旅程。该计划旨在为参与者提供Verilog（一种广泛用于数字设计的硬件描述语言）的结构化增量学习体验。
(Welcome to the #50DaysVerilogWithMe GitHub repository, where we embark on a comprehensive 50-day journey into Verilog programming. This initiative is designed to provide participants with a structured and incremental learning experience in Verilog, a hardware description language widely used in digital design.)
文件列表:
DAY 01 OF 50 HALF_ADDER/
DAY 02 OF 50 FULL_ADDER/
DAY 03 OF 50 Ripple-Carry-Adder/
DAY 04 OF 50 4X1_Mux using 2*1 MUX/
DAY 05 OF 50 1X4_DEMUX/
近期下载者：
相关文件：
收藏者：