quanjiaqi
所属分类：VHDL/FPGA/Verilog
开发工具：matlab
文件大小：214KB
下载次数：14
上传日期：2006-04-17 19:00:35
上 传 者：
sanhuai
说明： 全加器的详细设计思路和用VHDL语言编写的详细源代码
(increase for the whole of the detailed design ideas and the use of VHDL for preparing a detailed source code)
文件列表:
全加器的设计\全加器的设计.txt (628, 2006-04-11)
全加器的设计\全加器的设计.pdf (107192, 2006-04-11)
全加器的设计\src\alu.vhd (2138, 2003-08-19)
全加器的设计\src\aluctrl.vhd (1272, 2003-08-27)
全加器的设计\src\ir.vhd (2174, 2003-08-20)
全加器的设计\src\mux2.vhd (851, 2003-08-17)
全加器的设计\src\mux4.vhd (937, 2003-08-19)
全加器的设计\src\pc.vhd (1498, 2003-08-20)
全加器的设计\src\reg.vhd (1261, 2003-08-20)
全加器的设计\src (0, 2003-10-06)
全加器的设计\ervs16_chn.pdf (140229, 2003-10-06)
全加器的设计 (0, 2006-04-17)
近期下载者：
相关文件：
收藏者：