szsz
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：4KB
下载次数：4
上传日期：2011-12-15 17:59:31
上 传 者：
3498467
说明： 在DE2实验箱上实现数字时钟功能 包括了秒、分、时的基本显示功能
(Implemented on the DE2 kit features include a digital clock seconds, minutes, when the basic display)
文件列表:
szsz.doc (32768, 2011-12-13)
近期下载者：
相关文件：
收藏者：