p2s_code
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：6
上传日期：2011-12-17 16:16:12
上 传 者：
shuai19860518
说明： 并行输入，串行输出模块，输入的位宽在1--16位可变，包括测试平台，自己写的，绝对可用，已经通过modelsim仿真。
(Parallel input, serial output module, the input bit-width of 1- 16-bit variable, including the test platform, write your own, absolutely free,
Has passed the modelsim simulation.)
文件列表:
p2s.v (3781, 2011-12-17)
tb_p2s.v (3976, 2011-12-17)
gen_Nbit.v (3049, 2011-12-17)
近期下载者：
相关文件：
收藏者：