asynchronous-clock-boundary
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：75KB
下载次数：3
上传日期：2011-12-21 14:30:54
上 传 者：
thomaswind
说明： 一个关于跨越异步时钟边界传输数据的解决方案
(The solution of transfering data across asynchronous clock boundary.)
文件列表:
跨越异步时钟边界传输数据的解决方案.doc (115712, 2011-12-21)
近期下载者：
相关文件：
收藏者：