core

所属分类:VHDL/FPGA/Verilog
开发工具:C/C++
文件大小:14KB
下载次数:4
上传日期:2012-02-20 10:02:31
上 传 者wangtianhao
说明:  OpenOCD内部Jtag层核心代码。OpenOCD可以使用户通过C代码仿真模拟Verilog
(core of OPENOCD s JTAG)

文件列表:
core.c (47946, 2011-08-09)

近期下载者

相关文件


收藏者