Digital-clock-circuit-diagram
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：943KB
下载次数：5
上传日期：2012-02-21 17:33:56
上 传 者：
kjx676351866
说明： 数字钟的电路图.1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。4. 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。
(Digital clock circuit diagram)
文件列表:
电路图\二十四进制.ms8 (93159, 2009-03-07)
电路图\全图.ms8 (275681, 2009-03-07)
电路图\六十进制计数器.ms10 (120767, 2009-03-21)
电路图\六十进制计数器.ms8 (89301, 2009-03-07)
电路图\六进制计数器.ms8 (57973, 2009-03-07)
电路图\十进制计数器.ms8 (52887, 2009-03-07)
电路图\校时电路.ms8 (201745, 2009-03-07)
电路图\脉冲发生及分频电路.ms8 (38746, 2009-03-07)
电路图\译码驱动电路.ms8 (70779, 2009-03-07)
电路图 (0, 2011-05-27)
近期下载者：
相关文件：
收藏者：