addsub_cy_
所属分类：VHDL/FPGA/Verilog
开发工具：MultiPlatform
文件大小：1KB
下载次数：5
上传日期：2006-04-28 23:39:54
上 传 者：
小鸡快跑大
说明： 加法器核，带进位位的，xilinx公司的核，能用
(Adder nuclear, into place at the company's nuclear Xilinx can use)
文件列表:
addsub_cy_.vhd (4745, 2002-01-07)
近期下载者：
相关文件：
收藏者：