cordic
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：10
上传日期：2012-02-28 11:13:32
上 传 者：
tianshuqitan
说明： 用verilog实现的一个基于流水线结构的正余弦信号发生器，六级流水线
(Verilog realize a pipeline structure of the sine and cosine signal generator , six pipeline)
文件列表:
cordic.v (7430, 2007-09-21)
近期下载者：
相关文件：
收藏者：