DDS-signal-generate
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：950KB
下载次数：3
上传日期：2012-04-10 15:22:03
上 传 者：
yangyang1618
说明： 本文描述了怎样利用DDS（直接数字频率技术）来制作信号发生器
(how to generate signal with the use of DDS technology)
文件列表:
基于DDS技术实现信号发生器.pdf (1046711, 2012-02-22)
近期下载者：
相关文件：
收藏者：