descr_20
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：22
上传日期：2012-04-16 14:41:52
上 传 者：
L.阿良
说明： 完成20位并行数据的伪随机序列解码，配合扰码部分，提高数字信道的SNR。已经通过综合仿真，并正在具体项目中运行，未发现任何缺点。
(Completion of the 20 pseudo-random sequence of parallel data decoding, with part of the scrambling code, and to improve the SNR of the digital channel. Through integrated simulation, and run specific projects, and did not find any shortcomings.)
文件列表:
descr_20.v (2546, 2012-01-15)
近期下载者：
相关文件：
收藏者：