histogram-equalization-verilog
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：253
上传日期：2012-04-27 21:46:13
上 传 者：
1783276
说明： 直方图均衡的Verilog实现 从Matlab读出图像为image.txt文件，经过Modelsim读入TXT文件进行直方图均衡处理，将输出结果再读出为image_he.txt文件，然后在Matlab观察直方图均衡增强效果。
(The histogram equalization Verilog read from Matlab the image image.txt file after the Modelsim read into the TXT file, histogram equalization processing, and output the results read out for image_he.txt file, then the histogram equalization enhancement observed in Matlab.)
文件列表:
histogram equalization verilog implementation.txt (6626, 2012-04-27)
近期下载者：
相关文件：
收藏者：