Bit_synchronization

所属分类VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:3KB
下载次数:161
上传日期:2012-04-28 10:32:37
上 传 者qlc
说明:  这是一个位同步的FPGA完整代码,是用Verilog写的,其中包括分频、时钟、时钟提取等各模块以及顶层文件,做调制解调的朋友可以看看
(This is a synchronous FPGA complete code is written in Verilog, including frequency, clock, clock extraction module and the top-level file, do the modulation and demodulation of a friend can see.)

文件列表:[举报垃圾]
位同步
......\fenpin.txt,926,2012-04-13
......\shizhong.txt,920,2012-04-13
......\tiqu.txt,1992,2012-04-13
......\zhengti.txt,1108,2012-04-13
......\zuhe.txt,761,2012-04-13

近期下载者

相关文件

评论我要评论

收藏者