Bit_synchronization
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：3KB
下载次数：162
上传日期：2012-04-28 10:32:37
上 传 者：
chenqiuliang
说明： 这是一个位同步的FPGA完整代码，是用Verilog写的，其中包括分频、时钟、时钟提取等各模块以及顶层文件，做调制解调的朋友可以看看
(This is a synchronous FPGA complete code is written in Verilog, including frequency, clock, clock extraction module and the top-level file, do the modulation and demodulation of a friend can see.)
文件列表:
位同步\fenpin.txt (926, 2012-04-13)
位同步\shizhong.txt (920, 2012-04-13)
位同步\tiqu.txt (1992, 2012-04-13)
位同步\zhengti.txt (1108, 2012-04-13)
位同步\zuhe.txt (761, 2012-04-13)
位同步 (0, 2012-04-28)
近期下载者：
相关文件：
收藏者：