VHDL.sheji.2
所属分类：VHDL/FPGA/Verilog
开发工具：MultiPlatform
文件大小：58KB
下载次数：22
上传日期：2006-05-22 14:44:18
上 传 者：
wanwan77520
说明： 电子时钟VHDL程序与仿真 10进制计数器设计与仿真 6进制计数器设计与仿真
(electronic clock procedures and VHDL simulation Decimal counter design and simulation of six NUMBER Design and Simulation)
文件列表:
8.20 电子时钟VHDL程序与仿真.doc (117760, 2004-04-12)
近期下载者：
相关文件：
收藏者：