system-generator--BPSK
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1332KB
下载次数：95
上传日期：2012-05-22 20:48:38
上 传 者：
lovejy984
说明： 基于system generator 的BPSK 全数字通信机（原创论文+全部代码d
(Based on the generator system. BPSK digital communication equipment (original papers+ code)
文件列表:
论文+代码\code\clock_config.m (3126, 2009-06-04)
论文+代码\code\diffdecoding_config.m (3039, 2009-06-04)
论文+代码\code\diff_coding_config.m (3030, 2009-06-04)
论文+代码\code\float_bpsk.mdl (79880, 2009-05-13)
论文+代码\code\frame_sych1_config.m (3315, 2009-06-04)
论文+代码\code\frame_sych_config.m (3740, 2009-06-04)
论文+代码\code\p_to_s1_config.m (2998, 2009-06-04)
论文+代码\code\SysGenBPSK.mdl (205782, 2009-05-26)
论文+代码\code\s_to_p1_config.m (3012, 2009-06-04)
论文+代码\code\top_config.m (3824, 2009-06-04)
论文+代码\code\unipo_to_bipo_config.m (2789, 2009-06-04)
论文+代码\code\SDR\SDR_dsp1.mdl (28956, 2009-06-02)
论文+代码\code\SDR\SDR_fpga1.mdl (274059, 2009-05-14)
论文+代码\code\HDL\clock.v (972, 2009-05-14)
论文+代码\code\HDL\couter1.v (1167, 2009-05-14)
论文+代码\code\HDL\diffdecoding.v (789, 2009-05-14)
论文+代码\code\HDL\frame_sych.v (3416, 2009-05-13)
论文+代码\code\HDL\p_to_s1.v (3695, 2009-05-08)
论文+代码\code\HDL\sample1.v (1374, 2009-05-12)
论文+代码\code\HDL\s_to_p1.v (1542, 2009-05-07)
论文+代码\code\HDL\top.v (1125, 2009-05-12)
论文+代码\code\HDL\unipo_to_bipo.v (699, 2009-05-07)
论文+代码\毕设论文（基于软件无线电平台的无线通信系统的研制）.pdf (1015699, 2009-06-04)
论文+代码\从这里开始.pdf (473355, 2009-06-04)
论文+代码\Thumbs.db (8704, 2009-06-04)
论文+代码\code\SDR (0, 2009-06-04)
论文+代码\code\HDL (0, 2009-06-04)
论文+代码\code (0, 2009-06-04)
论文+代码 (0, 2009-06-04)
近期下载者：
相关文件：
收藏者：