DDS
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：28KB
下载次数：4
上传日期：2012-05-28 13:19:37
上 传 者：
baixin385
说明： 基于verilog的DDS设计验证与仿真源代码，在quartus上实现，下载仿真成功
(Based on the the the verilog DDS design verification and simulation of the source code, in quartus download simulation success)
文件列表:
WordDocument (6194, )
1Table (6670, )
Data (4096, )
[1]CompObj (110, )
[5]DocumentSummaryInformation (4096, )
[5]SummaryInformation (4096, )
近期下载者：
相关文件：
收藏者：