FIFO
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：3KB
下载次数：18
上传日期：2012-05-31 15:13:21
上 传 者：
紫蝴蝶
说明： Verilog HDL语言编写异步FIFO
(Verilog HDL language, asynchronous FIFO)
文件列表:
异步FIFO设计\async_cmp.v (703, 2012-05-29)
异步FIFO设计\async_fifo.v (1421, 2012-05-29)
异步FIFO设计\dp_ram.v (517, 2012-05-29)
异步FIFO设计\rptr_empty.v (799, 2012-05-29)
异步FIFO设计\wptr_full.v (832, 2012-05-29)
异步FIFO设计 (0, 2012-05-29)
近期下载者：
相关文件：
收藏者：