mul6
所属分类：VHDL/FPGA/Verilog
开发工具：MultiPlatform
文件大小：452KB
下载次数：281
上传日期：2006-06-01 21:08:50
上 传 者：
qindao
说明： 用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文
(design using VHDL language part of the CPU : multiplier design, Multiplier including multiple design! As for the English)
文件列表:
mul6.ppt (683008, 2003-08-26)
近期下载者：
相关文件：
收藏者：