fir
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：4KB
下载次数：10
上传日期：2012-06-07 16:38:53
上 传 者：
dujuaning
说明： 串行乘法累加结构的FIR滤波器电路，FIR的滤波过程就是一个信号逐级延迟的过程
(Serial multiply-accumulate structure of the FIR filter circuit, the FIR filtering process is a signal to the process step by step delay)
文件列表:
fir.v (18170, 2011-01-11)
近期下载者：
相关文件：
收藏者：