FDDDDSPLLP
所属分类：VHDL/FPGA/Verilog
开发工具：Visual C++
文件大小：142KB
下载次数：4
上传日期：2012-06-10 18:29:42
上 传 者：
myestates
说明： 一种基于FPGA的新的的DDS+PLL时钟发生器
(An FPGA-based new DDS+PLL clock generator)
文件列表:
FDDDDSPLLP\基于FPGA的新的DDS+PLL时钟发生器.pdf (232105, 2006-12-26)
FDDDDSPLLP (0, 2012-03-12)
近期下载者：
相关文件：
收藏者：