fir1 联合开发网

Pudn.com > 下载中心 > VHDL/FPGA/Verilog > fir1

fir1

所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：13KB
下载次数：13
上传日期：2012-06-14 23:41:06
上传者：windyqx

说明： system generator 构造fir滤波器模型结构
(system generator constructed fir filter model structure)

文件列表:

fir1.mdl (71075, 2008-12-17)

近期下载者：

相关文件：

收藏者：