DataCycle
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：703KB
下载次数：10
上传日期：2012-06-24 22:11:12
上 传 者：
zz89724h
说明： 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。
(cpu cpu cpu cpu cpu cpu cpu cpu)
文件列表:
DataCycle\CPU实验报告.pdf (481730, 2009-01-20)
DataCycle\DataCycle RTL map.jpg (340945, 2009-01-20)
DataCycle\NewInstructions.xlsx (43046, 2009-01-18)
DataCycle\Thumbs.db (9216, 2009-01-20)
DataCycle\未命名-1.bmp (772146, 2009-01-20)
DataCycle\源代码\ALU.v (4271, 2009-01-20)
DataCycle\源代码\branchlogic.v (703, 2009-01-18)
DataCycle\源代码\carry_save_mult.v (5242, 2009-01-20)
DataCycle\源代码\DataCycle.v (5096, 2009-01-20)
DataCycle\源代码\DataCycle1.v (11543, 2009-01-16)
DataCycle\源代码\decoder.v (3807, 2009-01-20)
DataCycle\源代码\divide1.v (4234, 2009-01-20)
DataCycle\源代码\div_array.v (1401, 2009-01-20)
DataCycle\源代码\membus.v (2142, 2009-01-20)
DataCycle\源代码\mux.v (3152, 2008-12-25)
DataCycle\源代码\Newdefine.h (3998, 2009-01-20)
DataCycle\源代码\newsignexpand.v (1036, 2009-01-20)
DataCycle\源代码\pc.v (703, 2009-01-20)
DataCycle\源代码\pipeline.v (940, 2009-01-20)
DataCycle\源代码\regfile.v (1203, 2009-01-20)
DataCycle\源代码\shifter32.v (716, 2009-01-20)
DataCycle\源代码\test.v (2036, 2009-01-16)
DataCycle\源代码\timescale.v (79, 2008-12-11)
DataCycle\编译器\in.txt (253, 2009-01-20)
DataCycle\编译器\newAssembler.cpp (4787, 2009-01-18)
DataCycle\编译器\newAssembler.exe (565307, 2009-01-18)
DataCycle\编译器\out.txt (680, 2009-01-20)
DataCycle\编译器\rule.txt (861, 2009-01-16)
DataCycle\源代码 (0, 2012-06-24)
DataCycle\编译器 (0, 2012-06-24)
DataCycle (0, 2012-06-24)
近期下载者：
相关文件：
收藏者：