calculator
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：13KB
下载次数：46
上传日期：2012-06-26 06:22:04
上 传 者：
dahuairen
说明： 这是一个设计16位计算器，运用Verilog HDL语言编写，可以实现简单的加减法计算。并且可以在Xilinx91i上仿真。其中 top.v文件为目录，calculator.v为计算器设计，display.v为显示设计，divclk.v为分频设计，keypad.v为键盘设计，并且testkeypad.v为检测程序。
(design a 16-bit calculator using the Spartan 3 FPGA on the Digilent circuit board, with an additional 20-key keypad.With all the detailed codes of each function.)
文件列表:
calculator.v (2724, 2011-12-02)
calculatorTB.v (4275, 2011-12-02)
display.v (2493, 2011-12-02)
divclk.v (809, 2011-12-02)
keypad.v (3577, 2011-12-02)
synthesis report.txt (29380, 2011-12-02)
testkeypad.v (2638, 2011-12-02)
ass3_top.ucf (1290, 2011-12-02)
ass3_top.v (4348, 2011-12-02)
近期下载者：
相关文件：
收藏者：