Principles-of-Verifiable-RTL-Design
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：3790KB
下载次数：15
上传日期：2012-09-19 09:51:29
上 传 者：
3930654
说明： 本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中
Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面，
是目前进行IC设计的同仁们最为推荐的一本宝典！！
(Book HDL (verilog/vhdl), a detailed account of the IC DESIGN FLOW, Verification and Test of design ideas, methods and techniques, and extends into all aspects of the test, is the most recommended colleagues IC design a canon! !)
文件列表:
Principles of Verifiable RTL Design.pdf (4133775, 2005-07-24)
近期下载者：
相关文件：
收藏者：