ADC0809-data-collect-and-display
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：133KB
下载次数：10
上传日期：2012-10-17 15:18:02
上 传 者：
caixiaoyao
说明： 采用VHDL设计ADC0809数据采集及显示体统， 顶层模块主要是将各个功能模块组合在一起，完成整体的功能。各个子模块作为元件，在顶层模块中对各个子模块例化，传递中间信号。
(To VHDL design ADC0809 data acquisition and display the decency, top-level module is the various functional modules together to complete the overall functionality. Various sub-modules as components of the various sub-module in the top module cases, pass the intermediate signal.)
文件列表:
ADC0809数据采集与显示.doc (188928, 2012-10-17)
近期下载者：
相关文件：
收藏者：