ver3
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：934KB
下载次数：11
上传日期：2012-10-31 23:07:05
上 传 者：
dachao666
说明： 全数字锁相环的verilog代码，希望能有帮助！！！
(The DPLL verilog code, hoping to help! ! !)
文件列表:
锁相课程设计ver3\锁相课程设计\20070115kcsj.doc (191488, 2008-11-04)
锁相课程设计ver3\锁相课程设计\codeexample2\gdutpll.m (1846, 2008-01-10)
锁相课程设计ver3\锁相课程设计\codeexample2\pplane.M (703, 2007-12-25)
锁相课程设计ver3\锁相课程设计\codeexample2\ppplot.M (717, 2007-12-25)
锁相课程设计ver3\锁相课程设计\讲义.pdf (475759, 2008-01-10)
锁相课程设计ver3\锁相课程设计\讲义2.pdf (390602, 2008-01-10)
锁相课程设计ver3\锁相课程设计\20070115kcsjrws.doc (48640, 2003-01-09)
锁相课程设计ver3\锁相课程设计\codeexample2 (0, 2008-01-10)
锁相课程设计ver3\锁相课程设计 (0, 2008-11-04)
锁相课程设计ver3 (0, 2003-01-09)
近期下载者：
相关文件：
收藏者：