1e52

所属分类:VHDL/FPGA/Verilog
开发工具:TEXT
文件大小:1694KB
下载次数:17
上传日期:2012-11-14 17:26:17
上 传 者5177517
说明:  高速图像压缩编码器的VLSI结构设计研究.kdh 相当有水平的博士论文。里面详细讲到了如何设计小波变换VLSI结构。并对verilog hdl设计结构进行了评估
(The high-speed image compression VLSI architecture design of the encoder the study. Kdh quite the level of Ph.D. thesis. Which talked about in detail how to design VLSI architecture of wavelet transform. Assessment and verilog hdl design structure)

文件列表:
compressVLSI.kdh (2044689, 2008-06-21)
www.dssz.com.txt (214, 2010-06-08)

近期下载者

相关文件


收藏者