ep1c12_15_clock
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：71KB
下载次数：4
上传日期：2012-11-30 12:10:15
上 传 者：
ilz_2006@yahoo.com
说明： 数字钟设计：该程序完成了在Quartus Ⅱ上使用VHDL语言实现的24小时数字钟设计
(Digital clock design: the process is complete Quartus Ⅱ a 24-hour digital clock design using VHDL language)
文件列表:
ep1c12_15_clock\clock.asm.rpt (7269, 2006-09-21)
ep1c12_15_clock\clock.cdf (300, 2006-09-21)
ep1c12_15_clock\clock.done (26, 2006-09-21)
ep1c12_15_clock\clock.fit.eqn (46235, 2006-09-21)
ep1c12_15_clock\clock.fit.rpt (77632, 2006-09-21)
ep1c12_15_clock\clock.fit.summary (443, 2006-09-21)
ep1c12_15_clock\clock.flow.rpt (3777, 2006-09-21)
ep1c12_15_clock\clock.map.eqn (37103, 2006-09-21)
ep1c12_15_clock\clock.map.rpt (16349, 2006-09-21)
ep1c12_15_clock\clock.map.summary (381, 2006-09-21)
ep1c12_15_clock\clock.pin (30176, 2006-09-21)
ep1c12_15_clock\clock.pof (524492, 2006-09-21)
ep1c12_15_clock\clock.qpf (942, 2006-08-15)
ep1c12_15_clock\clock.qsf (5116, 2006-09-21)
ep1c12_15_clock\clock.qws (681, 2006-09-21)
ep1c12_15_clock\clock.sim.rpt (4821, 2006-08-16)
ep1c12_15_clock\clock.sof (281526, 2006-09-21)
ep1c12_15_clock\clock.tan.rpt (190478, 2006-09-21)
ep1c12_15_clock\clock.tan.summary (2864, 2006-09-21)
ep1c12_15_clock\clock.vhd (8148, 2006-08-30)
ep1c12_15_clock\clock.vwf (3269, 2006-08-17)
ep1c12_15_clock\cmp_state.ini (3, 2006-09-21)
ep1c12_15_clock\stp1.stp (6770, 2006-08-17)
ep1c12_15_clock\transcript (445, 2010-03-08)
ep1c12_15_clock\_desktop.ini (10, 2006-10-13)
ep1c12_15_clock (0, 2012-11-30)
近期下载者：
相关文件：
收藏者：