shuzizhong
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：100KB
下载次数：10
上传日期：2012-12-15 13:58:07
上 传 者：
veryshi
说明： 数字钟verilog程序，实现了校时、闹钟校正、整点报时、当前时间与闹钟时间切换显示功能。
(Digital clock verilog program, school, alarm clock correction, the whole point timekeeping function.)
文件列表:
shuzizhong.doc (287744, 2012-12-14)
近期下载者：
相关文件：
收藏者：