addersubtractor
所属分类：VHDL/FPGA/Verilog
开发工具：MultiPlatform
文件大小：1KB
下载次数：68
上传日期：2006-08-14 16:28:05
上 传 者：
dylan999
说明： 这是个vhdl编写的16bit的加减法器
(This is vhdl prepared by the modified instruments used in the 16bit)
文件列表:
addersubtractor.vhd (3150, 2005-09-14)
近期下载者：
相关文件：
收藏者：