VerilogHDL-for-timing-design
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：5664KB
下载次数：2
上传日期：2013-01-07 18:49:25
上 传 者：
mybingo
说明： 这是一本关于如何进行硬件时序设计的文档，对时序设计困难的朋友很有帮助
VerilogHDL时序篇.pdf
(This ebook is about the timing design in FPGA, very helpful )
文件列表:
VerilogHDL for timing design.pdf (7700499, 2013-01-07)
近期下载者：
相关文件：
收藏者：