DDRSDRAM
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：804KB
下载次数：6
上传日期：2013-01-09 11:26:09
上 传 者：
zhangjiefei8
说明： 基于VHDL的DDR SDRAM控制器的设计，实现数据的读写功能，迸发长度分为2，4，8
(Based on the VHDL DDR SDRAM controller design, implementation of data read and write capabilities, burst into the length of 2, 4, 8)
文件列表:
DDRSDRAM.doc (1100288, 2012-02-24)
近期下载者：
相关文件：
收藏者：